Návrh číslicově řízeného regulátoru osvětlení s tranzistorem IGBT

Transkript

1 Návrh číslicově řízeného reguláoru osvělení s ranzisorem IGB Michal Brejcha ČESKÉ VYSOKÉ ČENÍ ECHNICKÉ V PRAZE Faula eleroechnicá Kaedra eleroechnologie

2 OBSAH: 0. Úvod Analýza Rozbor sávajícího zapojení Možné variany zapojení Fázové řízení proi spínání PWM Harmonicá analýza Nároy na součásy a zapojení Měnič napěí PWM při 0 Hz Obvodové řešení Použiý miroprocesor IGB a jeho budící obvod Napájení miroprocesoru a budícího obvodu Ošeření zámiů lačíe Ošeření vsupů pro A/D převod Odlehčovací obvod pro IGB..... Program PWM Savový diagram programu pro PWM Savový auoma omuniace s uživaelem Počíadlo Regulace napájení Vlasnosi Sériové zapojení Filrování výsupního napěí Fázově řízený měnič napěí Obvodové řešení Způsob napájení řídících obvodů Obvod synchronizace Program fázového řízení Savový diagram fázového řízení Přerušení pro spínání a synchronizaci Vlasnosi Sériové připojení záěže

3 3.3.. Zajišění dosaečného napěí v jednolivých čásech obvodu EMC Závěr Sručné porovnání všech řešení reguláorů osvělení Apliace fázového řízení pomocí riau Apliace fázového řízení pomocí IGB Apliace regulace PWM pomocí IGB Slovo závěrem Použiá lieraura Příloha A: Plošný spoj esovacího přípravu pro PWM Příloha B: Seznam součáse pro příprave PWM Příloha C: Plošný spoj esovacího přípravu pro fázové řízení Příloha D: Seznam součáse pro příprave fázového řízení... 5.

4 0. Úvod Cílem práce je navrhnou číslicovou regulaci osvělení žárového zdroje, a aby ji bylo možno použí v podobě lačíového spínače v síťovém rozvodu 30 V. Realizace má bý založena na sávajícím zapojení s riaem, erý má bý nahrazen spínacím ranzisorem IGB. Součásí práce je aé zhodnocení výhod a nevýhod použií obou druhů spínacích prvů v apliaci sřídavého měniče napěí. Jeliož má zařízení pracova v rozvodné síi, je nedílnou součásí návrhu, aé opimalizace z pohledu EMC. Sřídavý měnič napěí je zpravidla zařízení s fázovým spínáním. Jeho princip je na obr.. Efeivní hodnoa výsupního napěí je úměrná úhlu sepnuí α. Je více než zřejmé, že oo napěí nemá sinusový průběh a jeho hrany při spínání jsou poenciálním zdrojem rušení. obr. : Fázové řízení napěí Dřívější realizace podobných zařízení byla založena výhradně na spínání riaem, jehož momen sepnuí byl nasaven časovou onsanou spojení odporu poenciomeru a apaciy ondenzáoru. Rozpínání probíhalo auomaicy po průchodu proudu nulou. Obvod byl jednoduchý a zabíral velmi malý prosor. Jeho nevýhoda ví v om, že není možné oamžiě rozsvíi nebo zhasnou zdroj svěla, ale je nuné posupně nasavova svi oáčením poenciomeru. vedený nedosae lze řeši použiím inegrované logiy či procesorem a lačíovým ovládáním. Použiím procesoru se značně rozšiřují možnosi celého obvodu. Není už nuné se spoléha na přirozené vypínací vlasnosi riau a lze se zaměři i na jiné spínací prvy a jiné způsoby spínání. Ja bylo uvedeno, ao práce se ýá realizace zařízení s ranzisorem IGB. Mimo o se zaměříme aé na možnos rychlého spínání záěže a regulaci výsupního napěí pomocí sřídy. 3.

5 . Analýza.. Rozbor sávajícího zapojení obr. : Schéma zapojení vývojové desy pro fázové řízení napěí Na obr. je zapojení vývojové desy pro fázové řízení napěí pomocí riau. Momen sepnuí lze nasavova buďo lačíem nebo poenciomerem R0. Kerý z jmenovaných ovládacích prvů bude právě funční určuje sav přepínače. Záěž lze zapoji mezi příslušné svory přímo u riau, nebo do série s celým přípravem při současném zraování ěcho svore. Při sériovém zapojení, je nuné změni program, proože napájecí napěí na procesoru je v uo chvíli odvozeno od napěí na riau a en proo nesmí bý rvale sepnu. Procesor se programuje přímo v desce přes deseipinový oneor připojený programáoru. Zdroj napěí pro procesor se zísává pomocí jednocesného usměrňovače a sabilizáoru vořeného rezisory R4 a R5, Zenerovou diodou D, diodou D a ondenzáory C3, C8 a C9. V průběhu opačné poloviny periody síťového napěí, erá nedodává energii do napájení miropočíače, je proudový odběr hrazen z nabiého ondenzáoru C3. Dále podle [] přechází miroprocesor v době vypnuého spínání do úsporného režimu HAL, čímž se výrazně sníží odběr proudu. Výhody ohoo počínání nejsou sice v apliační poznámce dále rozvedeny, ale v daném zapojení se dají předpoláda určié úspory energie. Velios zrá je dána rozdílem napěí mezi zdrojem a ondenzáorem, omu je řeba ješě připočía energii, erá se z ondenzáoru odebere a spořebuje v miroprocesoru. Proože Zenerova dioda drží onsanních 5,6 V, bude výsledná zracená energie při nenabíjení ondenzáoru C3 menší než při jeho nabíjení. Poud předpoládáme, že časová onsana nabíjení apaciy C 3 bude dosaečně ráá a, že nabií dojde hned na začáu sinusovy, de je rozdíl napěí ješě malý, bude výsledná zracená energie na rezisorech R4 a R5 při nabiém i vybiém ondenzáoru C3 přibližně sejná. spořenou energii lze pa vyjádři jao energii dodávanou (j. aé odebíranou) do ondenzáoru C3. Pro nabií na 5,6 V a vybií na 4 V dosáváme: 6 W C C ( ) ( 5, 6 4 ) 3, 6 mj 3 W 3, 60 Pμ p 0, 8 W 0, 0 síť 4.

6 Pro určení zracené energie na rezisorech R4 a R5 předpoládáme sinusový proud bez sejnosměrné složy. a jina vždy vzniá jednocesným usměrněním, ale v daném zapojení a při daných hodnoách součáse ji lze zanedba: S Z j R ωc j R ωc R j π ( ωc) ( π ) j , 6 j5, 47 P jq , 67 edy zracený výon na srážecích rezisorech R4 a R5 je 0,6 W. Za podobných předpoladů a při uvážení pouze poloviny periody napájecího napěí pro výon zracený na Zenerově diodě (resp. výon zracený v první půlperiodě na miroprocesoru) přibližně plaí: 5, 6 30 P ZEN 0, 067 W Z 450 P 9 ( π ) Zráový výon na rezisorech R a R: R , 07, W Další zráy vzniají na sepnuém riau. Podle [] lze připoji přípravu až záěž W, pro erou je zde uvedena výonová zráa na riau při nulovém úhlu sepnuí 4,8 W. Na měřícím přípravu je z oho důvodu ria připojen chladiči, s nímž ale v případě použií zapojení jao smívače v rabici vypínače, de je omezený prosor, se nedá počía. Proo bude výsledný maximálně připojielný výon a ím i zráy nižší. Zráy pro menší zaížení viz [4]. Na závěr je řeba zhodnoi zráy vzniající v odlehčovacím obvodu riau. Zracený výon bude nejvěší ve chvíli, dy se bude ondenzáor C4 nabíje na maximální napěí a zároveň bude v u chvíli docháze sepnuí riau a všechna energie z C4 se spálí na rezisoru R8. eno děj začíná na začáu půlperiody, dyž dojde vypnuí riau a ondenzáor C4 je zcela vybi. Průběh proudu zísáme řešením diferenciální rovnice: m sin( ω ) R i( ) i( τ ) dτ (.) C Pro i( 0 ) 0 vychází: RC () I sin( ω ϕ) e sin( ϕ) 0 i m (.) Zde ϕ arcg( / ωrc) (.3) m I m R ωc (.4) Kondenzáor C4 bude nabi na maximální napěí ve chvíli, dyž proud projde nulou j. musí plai: sin R C ( ω ϕ) e sin( ϕ) 9 (.5) 5.

7 což je nelineární rovnice, erou lze řeši pouze numericy napřílad meodou bisece (Newonova meoda není vhodná): 5, 00 ms Odud jasně plyne, že napěí ondenzáoru C4 v daný momen bude rovno ampliudě síťového napěí. Energie, erá se pa zraí při sepnuí riau bude rovna celové energii dodávané do odlehčovacího obvodu: W cel m 0, C ( ω) sin( ω ϕ) sin( ω) sin( ϕ) e d I sin I m m m cos 0 ( ϕ) m I m sin ω Po dosazení vyjde: W cel 0, 7 mj sin ω 5, 00ms ( ω ) ( ϕ) sin ( ω) sin( ω arcg( ωrc) ) 0 R C R e ω Z R 0, (.6) 3 Wcel 07, 0 Pz max 0, 07 W 0, 0 Ja je vidě, zráy v celém obvodu jsou v porovnání se záěží minimální a při běhu naprázdno v podsaě jen o málo věší než 0,43 W. Vzhledem omu, že podle apliačních poznáme vyhovuje zařízení aé požadavům EMI a navíc se jedná o zapojení s malým počem součáse, bude velmi obížné vyvoři jiné zapojení, eré by dosahovalo podobných vali... Možné variany zapojení Měnič napěí lze připoji vůči záěži paralelně nebo sériově. Ja již bylo řečeno, při paralelním zapojení je napájecí napěí řídících obvodů nezávislé na napěí záěže. Navíc je zde možné připoji filr na vsup měniče a ím sníži hladinu rušení šířící se zpě do síě. Nevýhodou ohoo zapojení je fa, že měnič má dvě vsupní a dvě výsupní svory, je edy nuné ho připojova čyřmi (minimálně řemi) vodiči a v případě jeho použií jao reguláoru osvělení v byovém rozvodu nemá sejné připojení jao lasicý vypínač. Sejného připojení lze dosáhnou pouze se sériovým měničem, o je vša vyoupeno nemožnosí obvod odruši a nasavi velios efeivní hodnoy napěí na maximum. Nároy na hladinu rušení sériového měniče jsou edy mnohem vyšší než omu bylo v předchozím případě. Jao spínače se využívají yrisory, riay nebo výonové ranzisory. Použií yrisorů se ýá především obvodů s velými výony. Aby bylo možné řídi obě polariy napěí i v omo případě, náleží aždé fázi vždy dva vzájemně aniparalelně zapojené. Spínání ěcho součáse lze řídi výhradně fázově, j. po sepnuí v určié fázi půlperiody je řeba vždy čea na dosažení nulové hodnoy proudu, dy yrisor nebo ria přirozeně vypíná. Odud plyne, že na určiou dobu přicházíme o možnos řízení nebo zásahu ve výonovém obvodu. Výhodou naopa je, že po sepnuí již není nuno dodáva energii do řídící elerody yrisoru resp. riau (GAE). 6.

8 Pro efeivní hodnou výsupního napěí při odporové záěži lze odvodi vzah (viz [0]): ( α ) sin π α (.7) rms rms π Je jasné, že řídící charaerisia aového měniče není lineární. Nejvíce podobná přímce je ao závislos pouze v případě čisě induivní záěže. Zde se vša lze nasavova řídící úhel π pouze v inervalu, π. obr. 3: Řídící charaerisia při fázovém řízení výsupního napěí a odporové záěži Nemožnos zásahu do výonového obvodu v době sepnuého yrisoru lze obejí požiím yrisoru GO. en vša vypnuí vyžaduje zdroj záporného napěí mezi gaem a aodou. eno zdroj navíc musí bý schopen odsá přebyečný proud nosičů náboje eoucí yrisorem. Vzhledem ěmo vlasnosem se yrisor GO pro apliaci jednoduchého měniče napěí nehodí. Dalším možným spínacím prvem je výonový ranzisor zpravidla MOSFE nebo IGB. Podobně jao yrisor je schopen vés proud pouze jedním směrem, proo je běžně zapojen v můsovém usměrňovači. Po celou dobu sepnuí je řeba na řídící elerodě ranzisoru udržova požadovanou úroveň signálu. V důsledu oho nezrácíme onrolu nad výonovým obvodem, erý lze dyoliv vypnou. Zároveň vša při fázovém řízení je řeba zjišťova dosažení nuly proudu (napěí) jinými prosředy, proože již nelze využí přirozené vypínání jao v případě yrisorů. Jinou možnosí je použií ranzisoru jao spínače PWM. Výonový obvod je zde spínán vysoou frevencí a výsupní úroveň napěí je řízena poměrem doby sepnuí a vypnuí spínače. Výhodné je zejména o, že již není nuné sledova průchody nulou síťového napěí. 7.

9 Pro efeivní hodnou výsupního napěí o záladní frevenci f 50 Hz při spínání f 0 Hz posupně odvodíme: n f 0, sepnuí za periodu inegrova posačí přes polovinu periody n 99 rms 0 í 0 ( i S ) n u () d ( ) m sin ω i ( ) ( ) ( ) ( i S ) n i S n cos ω sin ω d rms 4 rms i 0 i i 0 d ( ( i S ) ) sin( i ω) ω i (.8) n S sin ω (.9) rms i 0 π ao vypadá celý vzorec řídící charaerisiy. Zde S je sřída a ω je úhlová frevence síě. Poud se na něj pozorně podíváme, zjisíme, že suma druhého zlomu pod odmocninou při vysoých spínacích frevencích nabývá velmi malých hodno nebo nuly. Nuly nabývá v ěch případech, dy perioda spínání je celisvým násobem čvriny periody síě. Že omu a opravdu je, lze odvodi obr. 4. Každopádně se jedná o náš případ (násobe je 00), proo lze zlome vylouči a zísáme následující vzah: n S n S rms rms rms i 0 rms S (.0) Výsledný vzah se značně zjednodušil. Bohužel ani v omo případě nemá charaerisia lineární závislos na proměnné sřídě. o vša lze velmi snadno obejí programově. Sačí použí následující úpravu pro dosazování sřídy: (.) S S S S max rms rms Řečeno slovy, omu aby bylo výsupní napěí lineárně závislé na nasavené sřídě posačí, aby měnič nasavoval vadrá éo žádané sřídy. Výsledy vzahů (.0) a (.) jsou graficy znázorněny na obr. 5. Kmioče nad mezí slyšielnosi 8.

10 obr. 4: Spínání celisvým násobem čvriny periody - spínaná sinusova předsavuje druhý zlome pod odmocninou ve vzahu (.9) obr. 5: Řídící charaerisia při řízení výsupního napěí pomocí sřídy (f 0 Hz) 9.

11 0..3. Fázové řízení proi spínání PWM Výhoda PWM v možnosi linearizace závislosi výsupního napěí na řídícím signálu byla již disuována v minulé apiole. Zde se zaměříme na další rozdíly v podobě obvodového řešení, zrá, EMC apod..3.. Harmonicá analýza Obsah harmonicých ve výsupním signálu bude do značné míry ovlivňova i vyzařování rušivých napěí zpě do síě. Za předpoladu síě složené jen z paraziních odporů a odporové záěže bude sperum rušivého napěí oožné se sperem proudu. Spera výsupních průběhů zísáme aproximací Fourierovou řadou: () ( ) ( ) ( ) 0 0 sin b cos a a u ω ω (.) Pro oeficieny éo řady v případě PWM plaí následující vzahy: () ( ) ( ) ( ) i S i i m d cos sin d cos u a ω ω ω (.3) () ( ) ( ) ( ) i S i i m d sin sin d sin u b ω ω ω (.4) Posup výpoču ěcho inegrálů byl již proveden v [], proo zde budou uvedeny jen výsledné vzahy. ( ) ( ) ( ) ( ) ( ) ( ) i S i i S i i m cos cos a ω ω π (.5) ( ) ( ) ( ) ( ) ( ) ( ) i S i i S i i m sin sin b ω ω π (.6) Ve sejné práci je uveden aé závěr, že nejmenší poče harmonicých slože obsahuje signál pro 50 % sřídu a zároveň mají yo harmonicé maximální ampliudy. Pro účely analýzy budeme proo používa signál s ouo sřídou. Podobně pro výpoče oeficienů fázového řízení plaí následující vzahy: () ( ) d cos u a 0 ω ( ) ( ) ( ) ( ) d cos sin d cos sin m ω ω ω ω ω ω π α π π α (.7) () ( ) ( ) ( ) ( ) ( ) d sin sin d sin sin d sin u b m ω ω ω ω ω ω ω π α π π α 0 (.8) Řešení má podobný posup, proo budou i zde uvedeny pouze výsledné vzahy. Jedná se o aniperiodicou funci, proo obsahuje pouze liché harmonicé složy: ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) α α π cos cos a m (.9) ( ) ( ) ( ) ( ) ( ) ( ) α α π sin sin b m (.0)

12 Pro a a b plaí vzahy: m a ( ( ) ) α π cos m b ( sin( α ) α ) π (.) (.) obr. 6: Ampliudy harmonicých při spínání 0 Hz pro S 50 %.

13 obr. 7: Ampliudy harmonicých při fázovém řízení pro α π/ Podobně jao v předchozím případě i zde jsou ampliudy harmonicých slože nejvěší pro úhel sepnuí rovný polovině periody. Výsledné ampliudy harmonicých slože (prvních 0) pro poloviční sřídu jsou zobrazeny v grafech na obr. 6 a obr. 7. Graf na obr. 6 je rochu maoucí. Harmonicé zde nejsou přesně v násobcích 0 Hz, ale liší se od ohoo násobu vždy o 50 Hz na obě srany. o je dáno především ím, že inegrování proběhlo pro periodu síě 0,0 s. Vycházejí a harmonicé vždy v násobcích frevence 50 Hz, a proože se jedná o aperiodicý průběh, jsou o násoby liché. Proože harmonicá složa nemůže mí z oho důvodu násobe 0 Hz (sudé číslo), náleží vždy dvě sousední ampliudy vzdálené od sebe 00 Hz sobě. Dále je zřejmé, že něeré harmonicé mají nulovou hodnou. o je pro změnu dáno ím, že daný graf plaí pro S 50 %. Jiné sřídy signálu obsahují i yo harmonicé složy. Dle očeávání první harmonicá odpovídá svojí ampliudou požadované sřídě pouze při spínání PWM 0 Hz (obr. 6). Pro fázové řízení je obecně jiná (obr. 7). Poud by se podařilo výsup filrova a, aby zbyla jen první harmonicá složa, zísáme a v prvním případě lineární závislos efeivní hodnoy výsupního napěí na sřídě, aniž bychom museli něja upravova řízení měniče, ja omu bylo u vzahu (.). o je důležié zjišění, proože aový obvod by bylo možné realizova i bez použií procesoru. Z hledisa EMI je méně výhodné spínání PWM, proože obsahuje harmonicé složy s velou ampliudou na vyšších miočech, než je omu u fázového řízení. Je jasné, že bez filrovaného nebo síněného výsupu, se ady pravděpodobně neobejdeme. Na druhou sranu se dá očeáva, že vyšší miočy umožní zmenši rozměry všech filrů. Výsupní vedení se může chova jao anéna a ruši oolní zařízení. Filr na vsupu měniče je samozřejmosí..

14 Přesože je nuné použií dvou filrů, jsou výhody spínání PWM naoli výrazné, že první pous vyvoři reguláor osvělení vedl právě ouo cesou. V rámci ohoo úmyslu bylo aé vyvořeno esovací zapojení a vybrány jemu příslušející součásy..3.. Nároy na součásy a zapojení Při výběru součáse se nejvěší důraz ladl na IGB ranzisor, erý musel mí aové dynamicé vlasnosi, aby vyhověl spínání vysoou frevencí. Právě z oho důvodu nebyly vhodné ranzisory s malým budícím napěím gau ( Gh do, V). Jejich spínací a rozpínací časy jsou oiž o něoli řádů vyšší, než je omu u ranzisorů s Gh přibližně 5 V. Proo mají i mnohem vyšší zráy při opaovaném spínání. Sřední hodnou zrá v závislosi na frevenci spínání lze vyjádři vzahem: P AV ( f ) ( P P P ) f ( E E ) f I f (.3) on on off off p on Zde P jsou zráové výony, E zracené energie, CEon je napěí mezi oleorem a emiorem při sepnuém ranzisoru, IC proud oleorem, p doba sepnuí a f frevence spínání. Ponechme zaím druhý člen rovnice (.3) sranou, proože en vyjde u obou druhů ranzisorů sejný. ranzisor s nízým budícím napěím je napřílad yp SGB0NB40LZ s následujícími paramery []: Eon, 4 mj, Eoff 5 mj, Gh max, V Po vyčíslení zrá pouze pro spínání a vypínání vychází při f 0 Hz: 3 ( f ) ( E E ) f (, 4 5) W Pon / off on off 48 o je zráový výon blízý výonu záěže, což je nemyslielné. Proo byl zvolen ranzisor SGB0NC60KD [3] i přeso, že je němu řeba vyvoři budící obvod s vyšším napěím než je napěí procesoru. Paramery ohoo ranzisoru jsou ve sručnosi následující (pro 5 C): Eon 87 μ J, Eoff 6 μj, Gh max 6, 5 V, CEsa, 3 A V Zráy vypočeme za předpoladu, že proud oleorem je roven maximální efeivní hodnoě proudu záěží I, A, j. jaoby byl ranzisor sále plně sepnu. vedený předpolad je podobný přiblížení se sřídě 00 %: P off 6 ( f ) ( E E ) f I ( 87 6) , 4, 98 4, 4 9, W on / off on off CE C 38 Výslede je pochopielně maximální výonová zráa na ranzisoru. V reálných podmínách lze očeáva zráy nižší. Ale už eď je jasné, že při použií PWM budou zráy vyšší, než omu bylo v případě zapojení riau s fázovým řízením. CEon C p Odpovídá P záěž 500 W. 3.

15 . Měnič napěí PWM při 0 Hz Ja název napovídá, ao apiola se zabývá dříve zmíněným měničem napěí s PWM. Kromě oho je zde popsána onsruce přípravu pro esování, erý byl původně použi i v případě fázového řízení... Obvodové řešení obr. 8: esovací obvod... Použiý miroprocesor Miroprocesor byl předepsán zadáním, jedná se o yp S7FLIES5 [4]. Dále jsou uvedena jen sručná faa ýající se další onsruce esovacího obvodu. Byl zvolen procesor v pouzdře DIP8 pro vsazovanou monáž s ím, že na samoný plošný spoj se procesor umisťuje do precizní paice. Procesor lze provozova při napájecích napěích od 3,3 V do 5,5 V s definovanou pracovní oblasí v závislosi na frevenci s možnosí volby 4.

16 inerního RC osciláoru. V esovacím zapojení bylo použio nasavení 5 V s inerním RC osciláorem 8 MHz. Procesor disponuje 6 vsupně výsupními pory ošeřených inegrovanou dvojicí ochranných diod zapojených vůči napájecímu napěí procesoru a zemi. Všechny pory romě PA3 (RESE) lze využí pro A/D převod přes muliplexer. esovací zapojení využívá pory PA a PA5. A/D převod je realizován posupnou aproximací a jeho nejraší možný čas převodu je 3,5 μs. Přesnos (nebo případně rychlos) převodu ovlivňuje sériový odpor mezi měřeným zdrojem napěím a porem, erý by neměl dle doumenace [4] bý věší než 8 Ω. Každý z porů s A/D převodem lze aéž využí pro generování exerního přerušení s možnosí volby hrany vsupního signálu. Další přerušení se ýají dvou číačů, reseu a je zde aé jedno sofwarové. Pin PA0 je použi pro ovládání buzení IGB, o bude zmíněno později. Přes pin PA4 je možné vypína sabilizáor napájení 35 V. Komuniace s uživaelem probíhá pomocí jediného lačía na pinu PA, druhé lačío slouží pouze pro rese obvodu (PA3).... IGB a jeho budící obvod V [3] je uvedeno, za jaých podmíne byly změřeny doby sepnuí a vypnuí ranzisoru. Aby se yo doby příliš neprodlužovaly, bylo pořeba se ěmo podmínám co nejvíce přiblíži. Rychlos sepnuí ranzisoru IGB nejvíce ovlivňují paraziní apaciy gau vůči emioru a oleoru. Proo je řeba mí budící obvod s co nejmenším sériovým odporem. Spínací doby byly změřeny pro RG RGE 0 Ω, GE 5V. Dosáhnou a malých odporů není snadné, proo byla učiněna následující úvaha. Sériový odpor zdroje s apaciou gau voří obvod přechodného děje prvního řádu s průběhem podle obr. 9 a časovou onsanou τ R C. Z obrázu je parné, že při vyšším napájecím napěí dosáhneme požadované úrovně napěí mnohem dříve. Pro dvojnásobné napěí dosáhneme původního maxima v cca 0,7 násobu časové onsany. V eno momen je napěí na apaciě při původním napájecím napěí eprve poloviční. Ovšem na řídící elerodu nelze připojova libovolně vysoé napěí. Proo při dosažení maxima je řeba, aby zareagovala regulace a zamezila dalšímu nárůsu napěí. a je v esovacím obvodu zajišěna zpěnovazebním sabilizáorem, erý se aé sará o o, aby při olísání napájení (vyhlazeného pouze ondenzáorem C5) neolísalo napěí na gau. Obvod sabilizáoru (budiče) voří výsupní ranzisory procesoru, rezisory R až R3, ranzisory Q5 a Q6 a dioda D6. Proože ranzisory procesoru jsou ypu MOS, chovají se při sepnuí jao malý odpor R s (odpor análu). o je rozdíl oproi bipolárním ranzisorům, proože y mají i při sauraci minimální napěí mezi oleorem a emiorem 0,45 V. Odpor análu je podle charaerisi v [4] zhruba něde olem 00 Ω. Výsupní napěí sabilizáoru bylo sanoveno na V, což by mělo sači pro dosaečné sepnuí IGB a zároveň o předsavuje určiou rezervu pro olerance součáse. V případě, že chceme maximálně rychlý převod. Pozor, ne všechna přerušení jsou sejná, něerá lze použí jen v režimech HAL apod. 5.

17 obr. 9: Přechodný děj prvního řádu pro různá napájecí napěí obr. 0: Budící obvod IGB v režimu sabilizace Při návrhu bylo nuné zajisi, aby proud do bází ranzisorů byl zanedbaelný vůči proudům odporových děličů. K omu, abychom eno požadave splnili posačí, dyž proud do báze bude alespoň deserá menší než je proud děličem. Minimální proudový zesilovací činiel pro daný yp ranzisoru je v aalogu uveden h e 00. Za předpoladu, že při sabilizaci nebude proud oleorem ranzisoru Q6 věší než ma, sanovíme proud odporovým děličem dvacerá vyšší než je proud báze: I I h c b (.) e 3 0 I 0 I 0 0, ma del b 00 6.

18 Režim sabilizace budícího obvodu nasává ve chvíli, dy je na výsupu pinu PA0 nízá úroveň. Pa je možné celý sabilizáor přeresli dle obr. 0. Referenční napěí je dáno napěím BE ranzisoru Q6. Při sanoveném napěí a proudu děličem lze urči hodnou odporu rezisoru R3 z Ohmova záona: BE 0, 7 R R 00 6, 9 Ω 3 s 3 I 0, 0 del Nejbližší hodnoa je 6,8 Ω. Napěí na oleoru Q6 je sejné jao souče napěí na rezisorech R, R3 a Rs. Za předpoladu sejných napěí BE obou ranzisorů, je výsupní napěí rovno úbyu napěí na R: R výs BE BE 0, 7 0, 7 V Odud plyne: R R 0 Ω 3 I del 0, 0 Zbývá již jen urči R, na erém vša závisí i maximální výsupní proud sabilizáoru při nabíjení apaciy gau. Předpoládané napěí na vsupu sabilizáoru se pohybuje od 0 do 35 V. Výsledný výsupní proud po usálení bude velmi malý. Odpor sabilizáoru v době spínání je dán vzahem (.). R R nab (.) he ranzisory BC546B jsou určeny pro proudy do 00 ma. Vzhledem omu, že proud nabíjející apaciu gau bude ranzisorem Q5 procháze relaivně ráou dobu vůči periodě spínání 50 μs, lze uo hodnou značně přesáhnou. S ohledem na spolehlivos bylo oo maximum sanoveno na 00 ma. eď již lze za uvážení vzahu (.) vyčísli hodnou odporu rezisoru R: max 35 R R h h Ω nab e e I 0, max Hodnoa odporu byla sanovena na 33 Ω. Ješě provedeme onrolu na velios proudu oleorovým obvodem Q6 po usálení: Rmin Rmax 0, 7 35, 7 I I ; I 0, ; 0, 0, ; 0, 67 ma cq6 děěli děěli 3 3 R R Vybíjení apaciy gau probíhá a, že při vysoé úrovni na poru PA0 je ranzisor Q6 v sauraci a přes diodu D6 uzemňuje řídící elerodu. Zapojení bylo nejdříve odzoušeno pomocí obvodu 4069 (inverory), u erého byl předpolad, že výsupní ranzisory jsou velmi podobné výsupním ranzisorům procesoru. V omo případě bylo na výsupu sabilizáoru naměřeno přesně V. Avša při použií procesoru se výsupní napěí snížilo na cca 0 V. o nebylo až a velým převapením, proože referenční napěí báze Q6 je jisě méně než zmíněných 0,7 V. S obvodem 4069 bylo na výsupu vyšší napěí pravděpodobně proo, že odpor sepnuých MOS ranzisorů byl nižší než v případě procesoru. Ačoliv je výsupní napěí nižší, než jsme původně očeávali, bylo zapojení ponecháno beze změny. V případě, že by bylo požadováno napěí vyšší, lze oho dosáhnou zvěšením hodnoy odporu rezisoru R. 7.

19 ..3. Napájení miroprocesoru a budícího obvodu Pro spínání IGB, je nuné mí DC zdroj napěí, erý bude schopen udržova napěí mezi gaem a emiorem. Je edy řeba zajisi, aby byl jeho nízý poenciál spojen s emiorem. Proože spínací prve i DC zdroj jsou přímo spojeny se síťovými vodiči, dochází galvanicému spojení uzlů. Obvylé řešení ohoo problému spočívá v použií oddělovacích ransformáorů. o vša v našem případě, de jsou vysoé nároy na zabraný prosor zařízení, nepřichází v úvahu. obr. :Náhradní zapojení napájení řídících obvodů Jedinou možnosí ja aový zdroj napěí řeši, je použií spodní čási Graezova můsu jao společného uzlu. Aby bylo napájecí napěí nezávislé na sepnuí spínače S (obr. ), nelze využí celého usměrňovače pro spínač, ale je nuné odebíra proud mezi uzly, eré jsou paralelně vůči záěži i spínači S, j. uzly A a C, napájení přes diodu DA. Napájení přes diodu DB již nezávislé není. Proud se uzavírá přes záěž a proo při sepnuí spínače S dojde omu, že poenciál uzlu C je sejný jao poenciál uzlu B a dobíjecí proud a přesává éci. Je nuné upravova celé napěí síě, j. 30 V rms na požadovanou úroveň napájecího napěí. K omu slouží omezovač napěí. en je složen z rezisorů R5 a R8, diod D7 a D0, ranzisorů Q7 a Q8 a elerolyicého ondenzáoru C5. Zenerova dioda 39 V společně s rezisorem R5 a ranzisorem Q8 omezuje maximální nabíjecí napěí ondenzáoru C5, erý je zdrojem energie pro další obvody. Maximální výsupní napěí je a dáno vzahem: Po dosazení vychází: C 5 max Zen GSh (.3) C V Dioda D0 zde zabraňuje vybíjení ondenzáoru C5 přes dělič z rezisorů R7 a R7. Konsruce ranzisoru Q8 je aová, že mezi S a D je přechod PN, erý vede v opačném směru (sruury MOSFEů viz [5] srana 90). Jeliož napájení řídící eleroniy nelze provés jina než jednocesným usměrněním, je řeba přebyečný poenciál sráže odporově. o je spojeno s výonovou zráou, e eré dochází na rezisoru R8 a drainu ranzisoru Q8. Ja bude zmíněno později, byly činěny pousy, ja ji co nejvíce omezi a právě z ohoo důvodu je v zapojení ješě ranzisor Q7, erým lze uvés Q8 do nevodivého savu snížením napěí GS pod prahovou hodnou. Rezisor R8 lze zraova pomocí propojy JMP3. a musí bý vždy rozpojena, poud omezovač napěí pracuje v lineárním režimu, edy dyž Q8 vede proud po celou půlperiodu. Odpor rezisoru R8 omezuje maximální hodnou nabíjecího proudu ondenzáoru C5 na 00 ma: 8.

20 30 C5 min 35 0 R 56 Ω 8 I max 0, a zároveň se dělí o celovou výonovou zráu s ranzisorem Q8. Zráový výon na rezisoru bude v lineárním režimu zhruba dán odběrem proudu na výsupu omezovače, erý byl sanoven na 5 ma: PR 8 R8 I výs 500 0, 05 0, 34 W Celový zráový výon na obou součásách odhadneme na záladě efeivní hodnoy půlperiody napěí síě sníženého o polovinu minimálního napěí na apaciě C5 (sřední hodnoa DC napěí v celé periodě). Pro efeivní hodnou půlperiody síťového napěí plaí vzah: / m rms rms ( ( )) rms / m sin d ω 0 Výonová zráa je pa dána vzahem: 30 0 ( / ) I 0, 05, W (.4) PR 8,Q 8 rms / výs výs 9 Na ranzisor Q8 a připadá zráa: PQ 8 PR 8,Q 8 PR 8, 93 0, 34, 95 W Odpor rezisoru R5 je volen a, aby při ampliudě síťového napěí elo diodou D7 5 ma. Relaivně vysoá hodnoa proudu byla původně volena vůli lepším dynamicým vlasnosem při spínání Q8, erý je a buzen z vrdšího zdroje. Hodnou odporu určíme z Ohmova záona: R 30 I D7 max , 005 D7 5 57, Ω Nejbližší hodnoou je 56 Ω. Maximální výonovou zráu je řeba urči pro zraovanou propoju JMP3 a sepnuý ranzisor Q7. Pa je efeivní hodnoa napěí na omo rezisoru zhruba rovna efeivní hodnoě napěí půlperiody podle vzahu (.4). rms 30 PR 5 0, 47 W R ,5 W rezisor zcela dosačuje, proože podobný sav nemůže rva dlouho, jeliož je ím odpojeno i dobíjení C5. Ve všech osaních případech je pa výonová zráa nižší. Zráy na D7 jsou dány efeivní hodnoou proudu, erý zde proéá při vypnuém Q7. en určíme z efeivní hodnoy napěí na R5 sníženého o polovinu napěí na Zenerově diodě: rms D I, 56 ma D7 R Výonová zráa je pa: 3 P I 39, , W D7 D7 D7 9.

21 Velios apaciy C 5 je určena pro onsanní odběr proudu 5 ma, erý má bý dodáván po celou periodu s maximálním rozdílem napěí 5 V. Celá perioda je požadována z oho důvodu, že zde byla předsava dobíjení apaciy ondenzáoru C5 jen jediným ráým pulsem během éo periody. Za ěcho podmíne plaí následující vzah: duc Δ i C I C (.5) C C 5 d Po dosazení vychází: I C 0, 05 0, 0 C5 0 μf Δ ( 35 0) Nejbližší hodnoou je μf. Napájecí napěí pro procesor je zísáváno z napěí na C5 pomocí rezisoru R4 a Zenerovy diody D5. Jde o lasicé zapojení sériového sabilizáoru. Na výsup je navíc připojen ondenzáor C o apaciě 00 nf, erý zde má bý podle doporučení v [4]. Nevýhodou ohoo řešení napájení je, že výsledná výonová zráa bude vždy sejná, bez ohledu na o ja velý proud je odebírán procesorem. Rezisor R4 je zvolen a, aby i při minimálním sanoveném napěí na C5 mohl procesor odebíra 5 ma při 5, V (Zenerovou diodou neeče proud): R I min 0 5, 0, 005 C 5 min D5 4, 98 Ω Hodnoa odporu byla sanovena na 3,3 Ω. Pro maximální odebíraný proud a výonovou zráu R4 při maximálním napěí na C5 plaí následující vzahy: I R 35 5, 3300 C5 max D5 proc,max 9 4 ( ) ( 35 5, ) ma C5 max D5 P 0, 7 W R4 R Maximální zráa na Zenerově diodě D5 je dána vzahem: PD 5 D5 I proc, max 5, 0, mw..4. Ošeření zámiů lačíe Zámiy lačíe by se měly ošeřova pomocí programu. V případě lačía L je paralelní ondenzáor nuný vzhledem omu, že je sem připojen vývod reseu procesoru. Vniřní rezisor ohoo pinu a ondenzáor C a voří reseovací obvod. Hodnoy součáse byly převzay z původního zapojení a nebyly nija ověřovány. Podobně je omu i v případě druhého lačía. Podle doporučení v [6] by měly bý hodnoy R a C pro obvody CMOS: R MΩ, C 0 nf ; nebo vypočíány pro mezní mioče v rozsahu 50 až 00 Hz, což je přibližně deseinásobe maximální frevence spínání lačía obsluhou. yo hodnoy součáse jsou vša naoli rozdílné oproi původnímu zapojení, že bylo od změn usoupeno...5. Ošeření vsupů pro A/D převod Během vyvíjení měniče s PWM byly vyvořeny celem ři esovací plošné spoje. Problém prvních dvou spočíval především v malé univerzálnosi. Mezi další nedosay pařila nepříomnos odlehčovacího obvodu a aé ošeření vsupů pro A/D převod. Na ěcho 0.

22 vsupech nebyly původně připojeny dolní propusi, což se občas projevovalo nesabilním chováním celého zařízení. yo A/D vsupy jsou dva, jeden pro snímání napěí síě a druhý pro proud IGB. Maximální napěí, eré lze na vsup přivés je 5 V. Velios síťového napěí je edy upravena děličem z rezisorů R7 a R7. Velios odporů byla sanovena s ohledem na přesnos A/D převodu, j. že výsupní odpor děliče nesmí přesahova 8 Ω. Pro en plaí vzah podle héveninova eorému (viz např. [7]): R R R výs (.6) R R Výsupní odpor je edy vždy menší než je nejmenší odpor děliče. Pro výsupní napěí naprázdno plaí vzah: R výs vs (.7) R R Zde R je odpor děliče zapojený paralelně záěži. Při návrhu byla zpracována abula v MS Excel s ombinacemi vyráběných hodno rezisorů. Zde byla vyhledána opimální ombinace aová, aby při ampliudě síťového napěí bylo napěí na výsupu děliče co nejblíže 5 V. Přiom musel bý dodržen požadave na velios nejmenšího odporu. Zjišěné hodnoy rezisorů jsou následující: R7 430 Ω, R7 6, 8 Ω. Výsupní odpor a napěí pro ampliudu síťového napěí jsou určeny vzahy (.6) a (.7): , 80 R výs 6, 69 Ω 3 ( 430 6, 8) 0 3 6, 80 výs, max 30 5, 06 V 3 ( 430 6, 8) 0 Mezní mioče pro dolní propusi byl sanoven 00 Hz, což je přibližně polovina maximální vzorovací frevence A/D převodu. Pro mezní mioče jednoduchého RC článu plaí (viz. [7]): f MEZ (.8) π RC Odud vyjádříme apaciu a po dosazení vyjde: C 37 pf π f R π 0 6, 69 0 výs Nejbližší hodnoou je 0 pf. Podobně je určena dolní propus pro snímání proudu. Zde je proud měřen přes boční 0,39 Ω. Proože výsupní odpor zapojení IGB a bočníu je příliš malý pro realizaci dolní propusi, byl do série se vsupem procesoru zařazen rezisor R3 o veliosi Ω. Kapacia C8 je opě určena vzahem (.8): C8 59, nf 5 π f R π výs Nejbližší hodnoou je C,5 nf. Celová výonová zráa na rezisorech R7 a R7 je dána efeivní hodnoou poloviny periody síťového napěí: rms 30 PR 7,R7 60, 6 mw 3 0 ( R R ) ( 430 6, 8) 7 7.

23 Zráy na rezisoru R3 jsou zanedbaelné a na rezisoru R5 závislé na sepnuí IGB a připojené záěži. V rajním případě může bý efeivní hodnoa proudu až, A. Odud plyne: P R R I 0, 39,, 9 W Odlehčovací obvod pro IGB Původní zapojení obsahovalo ve výonovém usměrňovači diody se závěrným napěím 400 V. Ja se vša uázalo, při něerých esech vzniala při spínání dosaečná přepěí pro průraz závěrně polarizovaného PN přechodu. Proo byl usměrňovač přesavěn diodami s RRM 000 V a vybaven odlehčovacím obvodem. Návrh součáse do ohoo obvodu obvyle vyžaduje znalos hodnoy spínané indučnosi. a je v našem případě dána síí a ěžo ji můžeme zjisi. Proo bude výpoče proveden jina. Předpoládáme, že při rozpínání ranzisoru, vešerý proud přebere ondenzáor C. Proud obvodem pa lesá lineárně nule, eré dosáhne v čase:, 5. fall Pa napěí na apaciě a ím pádem i na ranzisoru bude mí velios danou vzahem:, 5 fall I 0, 65 I fall 0 0 C d C, (.9) 0 5 fall C oo napěí by v našem případě nemělo ani při maximálním proudu přesáhnou hodnou 30 V. Po dosazení hodno vyjde: 9 0, 65 I 0 fall 0, 65, 8 0 C4 346 pf 30 m obr. : Odlehčovací obvod a předpoládaný průběh proudu ondenzáorem Nejbližší hodnoou je 330 pf. Hodnoa rezisoru je dána jedna časem p, za erý se musí apacia ondenzáoru C4 vybí a aé maximálním proudem IGB. Podle [5] pro ni plaí vzah: I CE max, erý může éci p C R (.0) I CE max I L C.

24 Zde C je počáeční napěí na ondenzáoru a I L je proud záěží. Vybíjecí čas určíme jao jedno proceno z periody PWM: 0, 0 0, 0 p 500 ns f 0000 pwm Maximální proud ranzisorem v daném provedení (pouzdro D PAK) je 6 A. Po dosazení zísáváme pro odpor rozsah: p C C 30 5, Ω R4 85, 6 Ω I CE max I L 6, Na záladě ohoo výpoču byla zvolena hodnoa R Ω... Program PWM Vyváření programu pro měnič řízený PWM je velmi snadné. Není zde oiž nuné se sara o synchronizaci spínání s napěím síě a procesor sám navíc posyuje pro eno yp řízení hardwarové prosředy. Proože spínání probíhá na sále sejné frevenci, sará se samoný program pouze o nasavování sřídy.... Savový diagram programu pro PWM obr. 3: Savový diagram pro řízení PWM Program se sládá ze čyř záladních bloů. Jao první probíhá inicializace, zde se nasaví režimy porů, požadovaná přerušení, počáeční sav reguláoru napájení a onečně frevence PWM a počáeční sřída. Součásí inicializace reguláoru napájení je i nasavení A/D převodu pro měření úrovně napěí v síi por PA. 3.

25 Dalším bloem je savový auoma, erý zprosředovává omuniaci s uživaelem. Sleduje sav lačía a počíadla miliseund. Na záladě doby sepnuí a příznau inremenace pa rozhodne na jaou hodnou má bý nasavena sřída, provede příslušné výpočy a určí svůj další sav. Následuje blo regulace napájení, de je možné zapína a vypína reguláor na záladě napěí v síi. Bude probráno dále. V průběhu celého programu od inicializace dochází pravidelně po ms přerušení od číače procesoru. Program pa sáče do podprogramu počíadla. en může provés pouze jednu ze dvou operací a opusi přerušení. První operací je inremenace počíadla, ou druhou je pa jeho nulování. Sav počíadla je globální proměnná a proo jej lze čís ze zbývajících čásí programu. 4.

26 ... Savový auoma omuniace s uživaelem obr. 4: Savový diagram savového auomau Měnič je řízen pouze na záladě savu lačía a délou jeho sepnuí. rčení výsledné sřídy a probíhá v něolia rocích: ) rčení zda je lačío sepnuo, ) zjišění zda se jedná o jeden sis nebo o držení, 3) nasavení sřídy soově v případě jednoho sisu, návra do bodu ) 4) plynulé nasavování poud jde o držení lačía, po uvolnění návra do bodu ). Jedná se o posupnou sevenci roů, oddělenou podmínami a časovými inervaly. Je nesmyslné vyčáva na mísě programu až do vypršení daného inervalu nebo podmíny, 5.

27 proo je vhodné řeši daný posup sevenčním auomaem, do erého se budeme ve smyčce vrace. Proože se jedná o mnoho podmínových věvení, není vhodný vývojový diagram, a proo je na obr. 4 děj znázorněn savovým diagramem. Zde je vidě, že po sisu lačía na méně ja jednu seundu dochází oamžiému rozsvícení nebo zhasnuí žárovy. Při delším sisu se začne sřída po aždých 0 ms o jedniču zvyšova nebo snižova, doud nedosáhne své mezní hodnoy...3. Počíadlo obr. 5: Vývojový diagram přerušení počíadlem Snahou bylo vyvoři co nejjednodušší podprogram přerušení, aby byl co nejméně ovlivňován běh hlavního programu. Při přeečení číače procesoru L-imer dojde volání podprogramu počíadla. Zde se nejdříve zonroluje požadave na vynulování počíadla. Poud je příznaový bi CLR nasaven, pa je počíadlo vynulováno a přízna je shozen. Samoné číání pa lze zasavova a opě spoušě příznaovým biem RN...4. Regulace napájení Ja již bylo řečeno, regulace napájení byla umísěna do esovacího zapojení ve snaze omezi zráy vzniající při nabíjení apaciy C5 respeive při lineárním režimu reguláoru. Výchozí předsavou je, že po nabií ondenzáoru se vešerý proud odebírá ze síě a rozdíl poenciálů mezi síí a výsupem je mařen na sériovém odporu regulace. obr. 6: Lineární režim reguláoru Nabíjení apaciy při jednoovém sou samo o sobě nemůže nidy proběhnou s vyšší účinnosí ja 50 %. ohoo maxima lze dosáhnou pouze při nabíjení až do uončení 6.

28 přechodného děje v a je nezávislé na sériovém odporu ([7]). Při posupném zvyšování napěí je siuace poněud lepší, proože velios proudu je závislá na derivaci ohoo napěí. Pomalejší změna napěí a znamená menší nabíjecí proud, ím menší zráy na sériovém prvu a vyšší účinnos dodávané energie. Proo nevhodnějším způsobem ja omezi zráy, by bylo zísávání napěí z počáu sinusovy a po dosažení určié maximální hodnoy jej odpoji. obr. 7: Regulace napěí, vlevo nejvhodnější, vpravo realizovaná aový průběh je na obr. 7 vlevo. Aby nebylo nuné spínání v nule napěí, byla pro počáeční esování naprogramována jednodušší regulace, erá je znázorněna na oméž obrázu vpravo. a spočívala pouze v onrole úrovně napěí a vypínání reguláoru ve chvílích, dy ao úroveň přesáhla 55 V. ao realizovaný reguláor suečně funguje a spínaný ranzisor se zahřívá poznaelně méně než je omu v případě lineární regulace. Bohužel se vša projevily dále popsané necnosi, vůli erým bylo řeba od ohoo návrhu regulace, alespoň v případě měniče PWM usoupi. obr. 8: Napěí na C5 společně s řídícími pulsy do reguláoru První problém se projevil při snímání napěí v měřícím uzlu M6, edy na oleoru IGB. Spínání napájení řídící eleroniy na začáu sinusovy vyváří přepěí v síí. a jsou zde proože vypínáme obvod, erým proud nepolesl na nulu. Vzhledem e onsruci odlehčovacího obvodu jsou při jeho připojení špičy napěí při vypnuém IGB ješě vyšší, proože se jimi nabíjí apacia C4. Vše je vidě na obr. 9. Nuno poznamena, že esovací obvod byl při ěcho měření napájen z regulovaného zdroje, na jehož výsupu je ransformáor. Po připojení filru se siuace mírně zlepšila. Je řeba zraova odpor R8 pomocí JMP3 7.

29 Nedocházelo již a vysoým nárůsům napěí na oleoru (obr. 0) a síť se zdála bý zcela odrušena. Filr byl sesaven v rámci semesrální práce a jeho popis lze nají v []. Jde o yp se 3. supněm realizovaný Buerworhovou aproximací. Proože eno filr nemá příliš valiní frevenční charaerisiu, dochází při prudých změnách proudu jeho miům, což je dobře vidě na začáu průběhu. Poud se zaměříme na druhou čás řídícího pulsu, erá spíná na sesupné hraně sinusovy, zjisíme, že zde žádným přepěím nedochází. Spínání zde je méně vhodné, proože se jedná o soovou změnu napěí, ale i a o posyuje určié omezení zrá. Nevýhodou je, že zde musíme zajisi vypínání v nule napěí a synchronizaci reguláoru se síí. Na přípravu není synchronizaci žádný jiný prosřede než A/D převodní měřící úroveň napěí na děliči z rezisorů R7 a R7. I při nejvěší snaze se v době realizace nepodařilo vyvoři sabilní program reguláoru, erý by spínal na sesupné hraně sinusovy. Ja se mnohem později uázalo, dyž byla řešena synchronizace pro fázového řízení, věl problém pravděpodobně v přerývání přerušení a uvedený reguláor lze opravdu vyvoři i s A/D převodníem. Avša než mohl bý program znovu realizován, došlo desruci přípravu a na další esování nezbyl čas. Přeso je nuné říci, že řešení synchronizace ímo způsobem není příliš vhodné a je lepší vyvoři pro eno účel specializovaný obvod. obr. 9: Vznilá přepěí na oleoru IGB, vlevo bez odlehčovacího obvodu, vpravo s odlehčovacím obvodem (napájeno z regulovaného zdroje) obr. 0: Přepěí naměřená na oleoru ranzisoru při napájení přes filr 8.

30 .3. Vlasnosi Nyní se zaměříme na zjišěné vlasnosi spínání PWM a ponecháme sranou způsob napájení řídících obvodů. Mezi výhody spínání PWM romě jednoduchosi programu paří aé sálos svěelného ou. Při fázovém řízení s velým řídícím úhlem je zřeelné pobliávání zdroje svěla. o u PWM nehrozí, proože časové inervaly mezi pulsy jsou dosaečně ráé. Další výhodou je, že při použií dosaečně valiního filru (0 Hz) je vsup smívače naproso odrušen a proud má v podsaě sinusový průběh. Na druhou sranu filr s vyšší orajovou frevencí propusného pásma propouší daleo vyšší rušení než by omu bylo v případě fázového řízení. Nejvěším zjišěným neduhem je přepěí při spínání, erá vysoupala až do blízosi 500 V. Lze je mírně sníži odlehčovacím obvodem nebo filrem na vsupu. Právě při použií pouze odlehčovacího obvodu a regulaci napájení eleroniy, erá je popsána výše, došlo e zničení přípravu. o se salo následem epelného přeížení ranzisoru Q8, erý byl namáhán vyšším napěím. S výše uvedeným ješě souvisí poíže při použií smívače jao sériového prvu v rozvodné síi..3.. Sériové zapojení V omo zapojení bylo řeba přisoupi jiné regulaci napájení řídících obvodů, než omu bylo v předešlém případě. Předešlá regulace oiž již nebyla možná vzhledem omu, že e spínání výsupu dochází během celé sinusovy což ve své podsaě, při odvozeném napěí z napěí na spínacím prvu, znemožňuje A/D převod. obr. : Průběh napěí na oleoru ranzisoru IGB pro S > 50 % - vypínání v době napájecích pulsů pro ondenzáor C5 Navržené řešení spočívalo ve spínání ranzisoru Q8 nízou frevencí vždy na určiou dobu, než se dobil ondenzáor C5. V uo dobu byl vždy ranzisor IGB auomaicy vypnu. Průběh spínání nebyl nija synchronizován s napěím síě. Proože spínací frevence byla sanovena na 400 Hz, bylo zaručeno, že v napájecí půlperiodě bude vždy minimálně jeden pulz mí dosaečné napěí, aby nabil ondenzáor C5. Zráy u ohoo řešení jsou vyšší než v předešlém případě, ale ne o mnoho. Opě vzniají spínací špičy, což je dobře parné na obr.. 9.

31 O použií filru se v omo případě nedá uvažova, jeliož a přicházíme o možnos sériového zapojení. Byly činěny návrhy na řešení filrace sériového spínače, ale po posupném eoreicém ověřování byl učiněn závěr, že o fyzicy realizova nelze. Sačí omu naproso jednoduchá úvaha, erou ovšem auor na samém počáu neudělal a neušeřil si ím práci se sériovým spínáním PWM. obr. : Sériově zapojené spínání s filrovaným vsupem Pro předsavu si vezmeme eoreicý obvod na obr.. Spínací prve je zde v sérii se záěží a je doonale odfilrován a, že zbyem obvodu eče sinusový proud o frevenci síě. K omu, aby bylo možno regulova napěí na záěži 3, je řeba, aby se na svorách spínače vyvářel úbye napěí. Napěí na záěži je pa dáno vzahem: 3 (.) a pro proud plaí: 3 I (.) R Z Proože eno proud proéá všemi prvy obvodu, musí jeho součin s napěím na spínači určova výon, erý zde vzniá. eno výon může bý dvojího druhu. Buď se jedná o činný výon, proud je ve fázi s napěím a charaer spínání je oožný s připojeným rezisorem, nebo je jalový, proud je posunuý vůči napěí o 90 a aumulovaná energie se vrací do síě. Je jasné, že první případ je nám ničemu. Druhý případ je ěžé, možná nemožné realizova..3.. Filrování výsupního napěí Posledním problémem řešení uvedeného měniče je filrování výsupního napěí. Poud bychom ponechali výsup nefilrovaný, dá se měnič použí jen pro ráé přívodní vodiče e zdroji svěla. y by navíc neměly vés vedle jiných síťových vodičů, vůli případné induivní nebo apaciní vazbě. obr. 3: Spínané apaciy Bohužel při důladném prozoumání bylo zjišěno, že prosé připojení filru na výsup není možné. Mezi vsupem a výsupem oiž vzniá ombinace apacia-spínač-apacia. Jedná se v podsaě o problém spínaných apaci ([8]) a v žádném případě se nejedná o bezezráový obvod. Zráy jsou ím věší, čím věší je rozdíl poenciálů mezi oběma 30.

32 apaciory. Obvod jao cele má opě evivalenní zapojení v rezisoru. Navíc jde o velmi rychlý děj a zracená energie se a může vyzáři i v podobě eleromagneicé vlny. Je žádoucí edy ondenzáor z výsupu spínače odsrani. a ovšem vznine obvod, de spínáme induor. Jeho proud po rozpojení spínače se nemá udy uzavíra a vznine a opě přepěí. Po zvážení jiných možnosí, eré nejsou praicy žádné, se jao jediné východiso jeví obvod na obr. 4. Jde o zapojení známého snižujícího měniče, erý se používá ve spínaných zdrojích. am se jedná o sejnosměrná napěí a proo spínač S je nahrazen diodou. Proože se v omo případě jedná o sřídavý měnič, proo diodu nemůžeme použí. Oba spínače musí bý aové, aby v eréoliv polariě napěí bylo možné řídi jejich sepnuí. obr. 4: Snižující měnič (Buc converer) Řízení dvou spínačů už přesahuje apliaci jednoduchého smívače, erý by měl bý plnohodnonou náhradou zapojení s riaem. Proo bylo od dalších pousů v omo směru usoupeno. Pro úplnos zmiňme ješě něeré vlasnosi zařízení v zapojení na obr. 4. Nejvěším úsalím je synchronizace obou spínačů, dy nesmí dojí sepnuí obou najednou. Zároveň se nedá počía s ím, že proud spínačem S bude mí v aždém oamžiu opačný směr než je případný zraový proud. Proo se nedají na jeho mísě použí yrisory nebo jim podobné součásy. Dalším problémem je pravděpodobně realizace budících obvodů pro spínání, eré se už asi neobejdou bez galvanicého oddělení od řídící eleroniy. Za předpoladu, že by vše uvedené bylo vyřešeno, by mělo posačova navrhnou hodnoy výsupní indučnosi a apaciy jao pro lasicý filr. supně. Pa bychom na výsupu měli zísa sinusový průběh o sejné periodě ale jiné ampliudě než je průběh vsupního napěí. 3.

33 3. Fázově řízený měnič napěí Poé co bylo zjišěno, že řízení reguláoru osvělení pomocí PWM není vhodné, vráil jsem se e oncepci fázového řízení. Počáeční pousy využívaly sejné zapojení jao je na obr. 8. Zde se obvod nedařilo pomocí A/D převodu synchronizova s napěím síě. Bez valiní synchronizace se vša při omo způsobu řízení nelze obejí. Poé co esovací příprave vyhořel bylo řeba vyrobi nový obvod, jeliož dříve realizované plošné spoje se pro fázové řízení niera nehodily. Z čási z nedosau času bylo navrženo co nejjednodušší zapojení, eré vša již počíá se snímáním nuly napěí v síi. 3.. Obvodové řešení obr. 5: Schéma zapojení pro esování fázového řízení Zapojení budícího obvodu a lačíe zůsala nezměněna. Změnil se pouze způsob napájení obvodů a přibyl synchronizační člen v podobě ranzisoru Q Způsob napájení řídících obvodů Obvod procesoru je napájen přes sériový sabilizáor z rezisorů R4, R5, R8 a Zenerovy diody D5. V době opačné půlperiody síťového napěí je energie hrazena z nabiého 3.

34 ondenzáoru C5. Obvod v oolí napájecích vývodů procesoru je ve své podsaě sejný, jao en co je na obr.. Hodnoy odporů byly sanoveny pro efeivní hodnou proudu 0 ma: rms / 30 R 6, 6 Ω 5, 8, I m 0, 0 Vzhledem omu, že je řeba zásobova proudem ješě budící člen byl celový odpor snížen na výsledných, Ω. Výsledná výonová zráa na sériových rezisorech je přibližně rms / 30 PR 8,R5,R4, 7 W R 00 5, 8, Jedná se o relaivně vysoý výon, proo by měl bý výsledný odpor dosažen sériovým spojením více rezisorů. ao hodnoa zrá by zároveň měla zhruba odpovída výsledným celovým zráám v řídícím obvodu. obr. 6: Dělič napěí Proože proud napájející budící člen je při 30 V zhruba: nap 30 I bud < ma, R dá se zanedba vůči proudu, erý eče rezisory R8, R5 a R4. Pa napájení budícího členu lze realizova přes dělič sesavený z ěcho rezisorů, aniž bychom museli použí nějaou napěťovou referenci. Dělící poměr určíme pro dané výsupní napěí a ampliudu síťového napěí: výs 30 n 0, 09 m 30 Pro odpory v děliči na obr. 6 a plaí: R Rcel n 00 0, Ω R Rcel R Ω Nejbližší hodnoou pro R (R4) je Ω a ím rezisor R má hodnou, Ω. Hodnoa R je vyvořena dvěma rezisory R8 a R5, na aždý a připadá 5,6 Ω. Při opačné půlperiodě se proud budícího obvodu hradí z ondenzáoru C8. Jeho apaciu určíme pro odběr proudu ma, rozdíl napěí 5 V a dobu rovnou polovině periody: I Δ 0, 00 0, 0 C8 667 nf Δ 5 Nejbližší hodnoou je 680 nf. Zbývá pouze ověři, zda časová onsana nabíjení C8 je mnohem menší než polovina periody síťového napěí. Pro výsupní odpor děliče plaí vzah (.6): ( R R ) R R výs 98 Ω R R R

35 Časová onsana přechodného děje je: 9 τ R výs C μs o je zhruba dvaceina poloviny periody síě Obvod synchronizace Synchronizační zapojení je vořeno PNP ranzisorem Q7, rezisory R7, R9, všemi rezisory sabilizáoru R8, R5, R4 a ondenzáorem C7, erý je zde jen vůli odrušení rychlých změn. Funce je velice jednoduchá. ranzisor Q7 pracuje ve spínacím režimu. Signál synchronizace je zísáván z uzlu mezi oleorem ohoo ranzisoru a rezisorem R9. Ve chvíli, dy je v síi nulové napěí nebo opačná půlperioda napěí, je napěí na emioru vyšší než napěí na bázi a ranzisorem eče oleorový proud. Při půlperiodě napěí síě, erá oevírá diodu D8, se zmenšuje rozdíl napěí mezi bází a emiorem a proud bází začne lesa. K jeho úplnému zániu dojde zhruba při 5 V napěí síě. ím zanine i proud oleorovým obvodem a na rezisoru R9 je nulový úbye napěí. Saurační oleorový proud je dán vzahem: E EC I ( 3.) C R 9 Po dosazení zísáváme podmínu: 5 0, 5 I C 0, 66 ma 6800 Pro proud báze plaí vzah (.). Po dosazení zísáme jeho minimální hodnou: 6 I C min I B min 3, 3 μa h 00 E min Aby byla saurace ranzisoru zaručena, sanovíme proud bází zhruba řirá vyšší, j. 0 μa. Odpor rezisoru R7 je ím určen Ohmovým záonem: R I B 5 0, E EB Ω Hodnoa apaciy ondenzáoru C7 byla sanovena pro mezní mioče olem 50 Hz. Nižší hodnoa ohoo mioču by mohla způsobi pomalé reace synchronizačního obvodu a o je nechěný sav. Mezní mioče je dán vzahem (.8): C7 6 pf 4 π f R π MEZ 8, 5, 4 Sanovená hodnoa je 330 pf. 3.. Program fázového řízení Během vyváření programu nejvěší poíže souvisely se synchronizací. Ja bude vidě dále, řešení využívá ři druhy přerušení. Proože přerušení A imeru nasává velmi časo, docházelo omu, že během zpracovávání jednoho, z druhých dvou došlo e generování něolia požadavů o oo přerušení. yo požadavy vša program nemohl zaznamena a a se choval sice relaivně sabilně, ale nevyonával o co měl. 34.